PCT/JP03/06151

日本国特許庁 JAPAN PATENT OFFICE

16.05.03

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2002年 6月 5日

REC'D 0 4 JUL 2003

出願番号 Application Number:

特願2002-163743

[ST.10/C]:

[JP2002-163743]

出 願 人
Applicant(s):

株式会社日立製作所

株式会社日立超エル・エス・アイ・システムズ

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2003年 6月20日

特許庁長官 Commissioner, Japan Patent Office 人司信一路

【書類名】 特許願

【整理番号】 H02008131

【提出日】 平成14年 6月 5日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 23/50

【発明者】

【住所又は居所】 東京都小平市上水本町5丁目22番1号 株式会社日立

超エル・エス・アイ・システムズ内

【氏名】 伊藤 富士夫

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】 鈴木 博通

【特許出願人】

【識別番号】 000005108

【氏名又は名称】 株式会社日立製作所

【特許出願人】

【識別番号】 000233169

【氏名又は名称】 株式会社日立超エル・エス・アイ・システムズ

【代理人】

【識別番号】 100080001

【弁理士】

【氏名又は名称】 筒井 大和

【電話番号】 03-3366-0787

【手数料の表示】

【予納台帳番号】 006909

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置およびその製造方法ならびにリードフレームの製造方法

【特許請求の範囲】

【請求項1】 複数のインナリードと、これと一体に形成された複数のアウタリードと、各インナリードの先端部に接合するテープ部材とを有するリードフレームを用いて組み立てられる半導体装置の製造方法であって、

前記複数のインナリードの先端部が第1の連結部によって相互に一体に形成されたフレーム体を準備する工程と、

前記複数のインナリードそれぞれの主面の先端部および前記第1の連結部と、 前記テープ部材とを貼り付ける工程と、

前記貼り付け後、前記複数のインナリードの先端部に沿って前記第1の連結部を切断して前記フレーム体から前記第1の連結部を除去して前記リードフレームを製造する工程と、

前記テープ部材の前記インナリードとの接合面と反対側の面に半導体チップを 搭載する工程と、

前記半導体チップの表面電極とこれに対応する前記インナリードの主面の前記 テープ部材の外側箇所とをワイヤによって接続する工程と、

前記半導体チップおよび複数の前記ワイヤを樹脂封止する工程と、

前記複数のアウタリードそれぞれを切断して前記リードフレームから分離する 工程とを有することを特徴とする半導体装置の製造方法。

【請求項2】 複数のインナリードと、これと一体に形成された複数のアウタリードと、各インナリードの先端部に接合するヒートスプレッダとを有するリードフレームを用いて組み立てられる半導体装置の製造方法であって、

前記複数のインナリードの先端部が第1の連結部によって相互に一体に形成されたフレーム体を準備する工程と、

前記複数のインナリードそれぞれの主面の先端部および前記第1の連結部と、 前記ヒートスプレッダとを前記ヒートスプレッダに形成された接着層を介して貼 り付ける工程と、 前記貼り付け後、前記複数のインナリードの先端部に沿って前記第1の連結部を切断して前記フレーム体から前記第1の連結部を除去して前記リードフレームを製造する工程と、

前記ヒートスプレッダの前記インナリードとの接合面と反対側の面に半導体チップを搭載する工程と、

前記半導体チップの表面電極とこれに対応する前記インナリードの主面の前記 ヒートスプレッダの外側筒所とをワイヤによって接続する工程と、

前記半導体チップおよび複数の前記ワイヤを樹脂封止する工程と、

前記複数のアウタリードそれぞれを切断して前記リードフレームから分離する 工程とを有することを特徴とする半導体装置の製造方法。

【請求項3】 請求項1記載の半導体装置の製造方法であって、前記テープ 部材はアクリル系、ポリイミド系、エポキシ系、ゴム系等の接着材を有している ことを特徴とする半導体装置の製造方法。

【請求項4】 請求項1記載の半導体装置の製造方法であって、前記半導体 チップは前記テープ部材より迫り出して搭載されていることを特徴とする半導体 装置の製造方法。

【請求項5】 複数のインナリードと、これと一体に形成された複数のアウタリードと、各インナリードの先端部に接合するテープ部材とを有するリードフレームを用いて組み立てられる半導体装置の製造方法であって、

前記複数のインナリードの先端部を相互に一体に連結する第1の連結部と、前 記第1の連結部によって連結された前記インナリードを除き、かつ少なくとも角 部に配置されたインナリードを含む他の複数のインナリードを相互に一体に連結 するとともに前記第1の連結部より内側に配置された第2の連結部とを有するフ レーム体を準備する工程と、

前記複数のインナリードの先端部、前記第1および第2の連結部と、前記テープ部材とを貼り付ける工程と、

前記貼り付け後、前記複数のインナリードの先端部に沿って前記第1の連結部を切断するのと、前記第2の連結部を切断するのとを分けて行って前記フレーム体から前記第1および第2の連結部を除去して前記リードフレームを製造する工

程と、

前記テープ部材の前記インナリードとの接合面と反対側の面に半導体チップを 搭載する工程と、

前記半導体チップの表面電極とこれに対応する前記インナリードとをワイヤに よって接続する工程と、

前記半導体チップおよび複数の前記ワイヤを樹脂封止する工程と、

前記複数のアウタリードそれぞれを切断して前記リードフレームから分離する 工程とを有することを特徴とする半導体装置の製造方法。

【請求項6】 請求項5記載の半導体装置の製造方法であって、前記第1の連結部と前記第2の連結部とを同時に切断することを特徴とする半導体装置の製造方法。

【請求項7】 請求項5記載の半導体装置の製造方法であって、前記第1および第2の連結部の切断において何れか一方を先に切断し、他方を後に切断することを特徴とする半導体装置の製造方法。

【請求項8】 複数のインナリードと、これと一体に形成された複数のアウタリードと、各インナリードの先端部に接合するテープ部材とを有するリードフレームを用いて組み立てられる半導体装置の製造方法であって、


前記複数のインナリードの先端部を相互に一体に連結する第1の連結部と、前 記第1の連結部で連結された複数のインナリード群に隣接して角部に配置された インナリードと前記第1の連結部を連結するとともに、前記第1の連結部より内 側に配置された複数の第2の連結部とを有するフレーム体を準備する工程と、

前記複数のインナリードの先端部、前記第1および第2の連結部と、前記テー プ部材とを貼り付ける工程と、

前記貼り付け後、前記複数のインナリードの先端部に沿って前記第1の連結部を切断して前記フレーム体から前記第1の連結部を除去するとともに前記第2の連結部を残留させて前記リードフレームを製造する工程と、

前記テープ部材の前記インナリードとの接合面と反対側の面に半導体チップを 搭載する工程と、

前記半導体チップの表面電極とこれに対応する前記インナリードとをワイヤに



前記半導体チップおよび複数の前記ワイヤを樹脂封止する工程と、

前記複数のアウタリードそれぞれを切断して前記リードフレームから分離する 工程とを有することを特徴とする半導体装置の製造方法。

【請求項9】 複数のインナリードと、これと一体に形成された複数のアウタリードと、各インナリードの先端部に接合するテープ部材とを有するリードフレームを用いて組み立てられる半導体装置の製造方法であって、

前記複数のインナリードの先端部が第1の連結部によって相互に一体に形成されたフレーム体を準備する工程と、

前記複数のインナリードそれぞれの先端部および前記第1の連結部と、前記テープ部材とを予め前記テープ部材に形成された熱可塑性の接着層を介して貼り付ける工程と、

前記貼り付け後、前記複数のインナリードの先端部に沿って前記第1の連結部を切断して前記フレーム体から前記第1の連結部を除去して前記リードフレームを製造する工程と、

前記テープ部材に半導体チップを搭載する工程と、

前記半導体チップの表面電極とこれに対応する前記インナリードとをワイヤに よって接続する工程と、

前記半導体チップおよび複数の前記ワイヤを樹脂封止する工程と、

前記複数のアウタリードそれぞれを切断して前記リードフレームから分離する 工程とを有することを特徴とする半導体装置の製造方法。

【請求項10】 請求項9記載の半導体装置の製造方法であって、前記半導体チップを前記テープ部材に搭載する際に、前記複数のインナリードの先端部を固定して搭載することを特徴とする半導体装置の製造方法。

【請求項11】 請求項9記載の半導体装置の製造方法であって、前記半導体チップを前記テープ部材に搭載する際に、前記テープ部材におけるチップ搭載領域を局所的に加熱して搭載することを特徴とする半導体装置の製造方法。

【請求項12】 複数のインナリードと、これと一体に形成された複数のアウタリードと、各インナリードの先端部に接合するテープ部材とを有するリード

フレームを用いて組み立てられる半導体装置の製造方法であって、

前記複数のインナリードの先端部が第1の連結部によって相互に一体に形成され、かつ全面にパラジウムめっきが被覆されたフレーム体を準備する工程と、

前記複数のインナリードそれぞれの先端部および前記第1の連結部と、前記テープ部材とを貼り付ける工程と、

前記貼り付け後、前記複数のインナリードの先端部に沿って前記第1の連結部を切断して前記フレーム体から前記第1の連結部を除去して前記リードフレームを製造する工程と、

前記テープ部材に半導体チップを搭載する工程と、

前記半導体チップの表面電極とこれに対応する前記インナリードとをワイヤに よって接続する工程と、

前記半導体チップおよび複数の前記ワイヤを樹脂封止する工程と、

前記複数のアウタリードそれぞれを切断して前記リードフレームから分離する 工程とを有することを特徴とする半導体装置の製造方法。

【請求項13】 複数のインナリードと、これと一体に形成された複数のアウタリードと、各インナリードの先端部に接合するテープ部材とを有するリードフレームを用いて組み立てられる半導体装置の製造方法であって、

前記複数のインナリードの先端部を相互に一体に連結する連結部と、前記連結 部で連結された複数のインナリード群に隣接して角部に配置された他の複数のイ ンナリードを相互に一体に連結するとともに、前記連結部より内側に配置された リング状の第1バーリードとを有するフレーム体を準備する工程と、

前記複数のインナリードの先端部、前記連結部および第1バーリードと、前記 テープ部材とを貼り付ける工程と、

前記貼り付け後、前記複数のインナリードの先端部に沿って前記連結部を切断 して前記フレーム体から前記連結部を除去して前記リードフレームを製造する工 程と、

前記テープ部材の前記インナリードとの接合面と同一の面に半導体チップを搭載する工程と、

前記半導体チップの表面電極とこれに対応する前記インナリードとをワイヤに

よって接続する工程と、

前記半導体チップおよび複数の前記ワイヤを樹脂封止する工程と、

前記複数のアウタリードそれぞれを切断して前記リードフレームから分離する 工程とを有することを特徴とする半導体装置の製造方法。

【請求項14】 請求項13記載の半導体装置の製造方法であって、前記連結部と前記第1バーリードとの間に両端がインナリードと連結された第2バーリードを有するフレーム体を用い、前記連結部を切断して除去する際に、前記第2バーリードと前記インナリードとの連結で前記第2バーリードの両端と連結したインナリードのみの連結が残るように前記連結部を切断することを特徴とする半導体装置の製造方法。

【請求項15】 請求項13記載の半導体装置の製造方法であって、前記テープ部材と前記フレーム体とを貼り付けた後、前記連結部が前記テープ部材上に 残留するように前記連結部に沿って前記複数のインナリードの先端部を切断する ことを特徴とする半導体装置の製造方法。

【請求項16】 複数のインナリードと、これと一体に形成された複数のアウタリードと、各インナリードの先端部に接合するテープ部材とを有するリードフレームの製造方法であって、

前記複数のインナリードの先端部が第1の連結部によって相互に一体に形成されたフレーム体を準備する工程と、

複数のインナリード列に対応した形状の前記テープ部材を準備する工程と、 前記複数のインナリードそれぞれの先端部および前記第1の連結部と、前記テ ープ部材とを貼り付ける工程と、

前記貼り付け後、前記複数のインナリードの先端部に沿って前記第1の連結部をパンチを用いてチップ搭載側の面から打ち抜いて切断して前記フレーム体から前記第1の連結部を除去する工程とを有することを特徴とするリードフレームの製造方法。

【請求項17】 請求項16記載のリードフレームの製造方法であって、前記打ち抜き後、前記インナリードと前記テープ部材との接合部をコイニングすることを特徴とするリードフレームの製造方法。

【請求項18】 請求項16記載のリードフレームの製造方法であって、前記フレーム体にはその全面にパラジウムめっきが被覆されていることを特徴とするリードフレームの製造方法。

【請求項19】 複数のインナリードと、これと一体に形成された複数のアウタリードと、各インナリードの先端部に接合するテープ部材とを有するリードフレームの製造方法であって、

前記複数のインナリードの先端部が第1の連結部によって相互に一体に形成されたフレーム体を準備する工程と、

少なくとも片方の面に熱可塑性の接着層が形成されるとともに複数のインナリード列に対応した形状の前記テープ部材を準備する工程と、

前記複数のインナリードそれぞれの先端部および前記第1の連結部と、前記テープ部材とを前記接着層を介して貼り付ける工程と、

前記貼り付け後、前記複数のインナリードの先端部に沿って前記第1の連結部を切断して前記フレーム体から前記第1の連結部を除去する工程とを有することを特徴とするリードフレームの製造方法。

【請求項20】 主面、裏面と、前記主面上に形成された複数の電極を有する半導体チップと、

前記半導体チップの周囲に配列された複数のインナリードと、

前記複数のインナリードのそれぞれに一体に形成された複数のアウタリードと

前記複数の電極および複数のインナリードのそれぞれと接続する複数のボンディングワイヤと、

前記半導体チップ、複数のインナリード、複数のボンディングワイヤを封止する 樹脂封止体とを有する半導体装置であって、

前記複数のインナリードと前記複数のボンディングワイヤが接続する部分は千 鳥状に配置されており、

前記複数のインナリードと前記複数のボンディングワイヤが接続する部分は、 前記樹脂封止体の内部に封止された基板上に接着層を介して固定されていること を特徴とする半導体装置。 【請求項21】 主面、裏面と、前記主面上に形成された複数の電極を有す。 る半導体チップと、

前記半導体チップの周囲に配列された複数のインナリードと、

前記複数のインナリードのそれぞれに一体に形成された複数のアウタリードと

前記複数の電極および複数のインナリードのそれぞれと接続する複数のボンディングワイヤと、

前記半導体チップ、複数のインナリード、複数のボンディングワイヤを封止する樹脂封止体とを有する半導体装置であって、

前記複数のインナリードと前記複数の電極が接続する部分は千鳥状に配置されており、

前記複数のインナリードと前記複数のボンディングワイヤが接続する部分は、 前記樹脂封止体の内部に封止された基板上に接着層を介して固定されていること を特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体製造技術に関し、特に、リードフレームを用いて組み立てらる半導体装置の歩留り向上に適用して有効な技術に関する。


[0002]

【従来の技術】

リードフレームの製造方法とそのリードフレームを用いて組み立てられた半導体装置の構造については、例えば、特開平9-252072号公報にその記載がある。

[0003]

特開平9-252072号公報には、複数のインナリードの先端部が連結部によって連結された状態のリードフレームを準備し、それぞれのインナリードの先端部とヒートスプレッダとを接着剤層を介して接着した後に連結部を打ち抜くことにより、インナリードをヒートスプレッダに位置精度よく接着し、かつ製造コ



[0004]

【発明が解決しようとする課題】

ところが、特開平9-252072号公報に記載された半導体装置の構造では、各インナリードの下側(ワイヤ接続側と反対側)にヒートスプレッダが配置され、その際、インナリードとヒートスプレッダとの間には両者を接着する接着剤層が介在している。

[0005]

この構造の場合、ワイヤボンディング時にボンディングステージ上には、まず 、ヒートスプレッダが配置され、その上に接着剤層を介してインナリードが配置 される。

[0006]

したがって、インナリードに対してのワイヤボンディング(以降、このワイヤボンディングを2ndボンディングという)時に超音波や熱がインナリードに伝わりにくく2ndボンディング不良が発生することが問題である。

[0007]

すなわち、インナリードとボンディングステージとの間に接着剤層があるため、インナリードに対して印加された超音波が接着剤層の緩衝力によって逃げて不十分となったり、ボンディングステージからインナリードに付与される熱が接着剤層に遮られて十分に伝わらなかったりという現象が起こり、その結果、2 n d ボンディング不良を引き起こす。


[0008]

本発明の目的は、2 n d ボンディングを確実に行って歩留りの向上を図る半導体装置およびその製造方法ならびにリードフレームの製造方法を提供することにある。

[0009]

また、本発明のその他の目的は、リードフレームの汎用性を高める半導体装置およびその製造方法ならびにリードフレームの製造方法を提供することにある。

[0010]



[0011]

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0012]

【課題を解決するための手段】


本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば 、以下のとおりである。

[0013]

すなわち、本発明は、複数のインナリードの先端部が第1の連結部によって相互に一体に形成されたフレーム体を準備する工程と、複数のインナリードそれぞれの主面の先端部および前記第1の連結部と、前記テープ部材とを貼り付ける工程と、前記貼り付け後、前記複数のインナリードの先端部に沿って前記第1の連結部を切断して前記フレーム体から前記第1の連結部を除去して前記リードフレームを製造する工程と、前記テープ部材の前記インナリードとの接合面と反対側の面に半導体チップを搭載する工程と、前記半導体チップの表面電極とこれに対応する前記インナリードの主面の前記テープ部材の外側箇所とをワイヤによって接続する工程と、前記半導体チップおよび複数の前記ワイヤを樹脂封止する工程と、前記複数のアウタリードそれぞれを切断して前記リードフレームから分離する工程とを有するものである。

[0014]

また、本発明は、複数のインナリードの先端部が第1の連結部によって相互に 一体に形成されたフレーム体を準備する工程と、複数のインナリード列に対応し た形状の前記テープ部材を準備する工程と、前記複数のインナリードそれぞれの 先端部および前記第1の連結部と、前記テープ部材とを貼り付ける工程と、前記 貼り付け後、前記複数のインナリードの先端部に沿って前記第1の連結部をパン チを用いてチップ搭載側の面から打ち抜いて切断して前記フレーム体から前記第



[0015]

さらに、本発明は、主面、裏面および前記主面上に形成された複数の電極を有する半導体チップと、前記半導体チップの周囲に配列された複数のインナリードと、前記複数のインナリードのそれぞれに一体に形成された複数のアウタリードと、前記複数の電極および複数のインナリードのそれぞれと接続する複数のボンディングワイヤと、前記半導体チップ、複数のインナリード、複数のボンディングワイヤを封止する樹脂封止体とを有するものであり、前記複数のインナリードと前記複数のボンディングワイヤが接続する部分は千鳥状に配置されており、前記複数のインナリードと前記複数のボンディングワイヤが接続する部分は、前記複数のインナリードと前記複数のボンディングワイヤが接続する部分は、前記

[0016]

【発明の実施の形態】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

[0017]

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。


[0018]

また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。

[0019]

さらに、以下の実施の形態において、その構成要素(要素ステップなども含む) は、特に明示した場合および原理的に明らかに必須であると考えられる場合な どを除き、必ずしも必須のものではないことは言うまでもない。

[0020]




[0021]

また、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。

[0022]

(実施の形態1)

図1は本発明の実施の形態1の半導体装置(QFP)において最小サイズのチ ップ搭載構造の一例を示す断面図、図2はQFPにおける最大サイズのチップ搭 載構造の一例を示す断面図、図3~図6はそれぞれ本発明の実施の形態1の変形 例のQFPの構造を示す断面図、図7は図1に示すQFPの組み立てに用いられ るリードフレームのフレーム体の構造の一例を示す部分平面図、図8は図7に示 すフレーム体の裏面図、図9は図7に示すフレーム体にテープ部材を貼り付けて 製造されたリードフレームの構造を示す部分平面図、図10は図9に示すリード フレームの裏面図、図11は図9に示すリードフレームの第1の連結部切断後の 構造を示す部分平面図、図12は図11に示すリードフレームの裏面図、図13 は図9に示すリードフレームの第2の連結部切断後の構造を示す部分平面図、図 14は図13に示すリードフレームの裏面図、図15は図13に示すリードフレ ームの搭載可能最小チップサイズと最大チップサイズを示す部分平面図、図16 は図13に示すリードフレームに最小サイズの半導体チップを搭載した際のワイ ヤボンディング後の構造の一例を示す部分平面図、図17は図13に示すリード フレームに最大サイズの半導体チップを搭載した際のワイヤボンディング後の構 造の一例を示す部分平面図、図18は本発明の実施の形態1の変形例のリードフ レームのフレーム体の構造を示す部分平面図、図19は図18に示すフレーム体 の裏面図、図20は図18に示すフレーム体にテープ部材を貼り付けて製造され たリードフレームの構造を示す部分平面図、図21は図20に示すリードフレー ムの裏面図、図22は図20に示すリードフレームの第1の連結部切断後の構造



[0023]

本実施の形態1の半導体装置は、樹脂封止型で、かつリードフレーム1を用いて組み立てられたものであり、本実施の形態1ではこの半導体装置の一例として、比較的ピン数の多いQFP (Quad Flat Package) 6を取り上げて説明する。

[0024]

まず、図1に示すQFP6の構成について説明すると、半導体チップ2の周囲に延在する複数のインナリード1bと、半導体チップ2が搭載され、かつそれぞれのインナリード1bの先端部と接合されたテープ部材5と、半導体チップ2の主面2bに形成された表面電極であるパッド2aとこれに対応するインナリード1bとを電気的に接続するボンディング用のワイヤ4と、半導体チップ2と複数のワイヤ4とテープ部材5とを樹脂封止して形成された封止部(樹脂封止体ともいう)3と、インナリード1bに連なり、かつ封止部3から4方向の外部に突出した外部端子である複数のアウタリード1cとからなり、このアウタリード1cが、ガルウィング状に曲げ加工されている。



さらに、QFP6では、テープ部材5が各インナリード1bの主面であるワイヤ接続面1fに接合されており、インナリード1bの上側にテープ部材5が配置されている。このテープ部材5は、インナリード1b列に対応した形状のものであり、したがって、QFP6では、テープ部材5が四角形を成している。

[0026]

また、テープ部材 5 は、絶縁性のものであり、このテープ部材 5 に形成された接着層 5 a を介して各インナリード 1 b の先端部と接合している。接着層 5 a は、例えば、アクリル系の接着剤などから形成されている。

[0027]

また、テープ部材 5 は、チップ搭載機能を有しており、半導体チップ 2 は各インナリード 1 b の先端部によって囲まれた領域のチップ支持面 5 b に銀ペースト8 を介して固定されている。

[0028]

したがって、テープ部材5におけるインナリード1bとの接合面5cと反対側 の面であるチップ支持面5bに銀ペースト8を介して半導体チップ2が搭載され ている。

[0029]

なお、複数のインナリード1 bのうち、半導体チップ2の角部に対応した4つの角部それぞれには、図14に示すようなテープ部材5の中央付近まで延在するコーナリード1gが設けられている。すなわち、半導体チップ2の角部に対応した箇所には、半導体チップ2の各辺ごとに対応して第1の連結部1dで連結された複数のインナリード1b群に隣接してコーナリード1gが配置されている。

[0030]

したがって、テープ部材 5 は、この 4 本のコーナリード 1 gによっても支持されており、 4 本のコーナリード 1 g上にテープ部材 5 および銀ペースト 8 を介して半導体チップ 2 が搭載されている。

[0031]

また、テープ部材5には、図1および図14に示すように、第1貫通孔5eと

第2貫通孔5fとが形成されている。第1貫通孔5eは、各インナリード1bの 先端部に隣接してインナリード1bの列方向に沿って形成されている。したがっ て、四角形のテープ部材5の各辺に対応して4つの第1貫通孔5eが形成されて いる。

[0032]

一方、第2貫通孔5fは、QFP6のほぼ中央付近に形成され、図1に示すように半導体チップ2の裏面2cに配置される。

[0033]

また、各インナリード1 bのワイヤ接続面1 f には、その内側の先端部から外側に向かった領域に、金線などのワイヤ4を接続するための銀めっき7が被覆されている。したがって、銀めっき7は、テープ部材5より外側の領域まで被覆されていなければならず、ワイヤボンディング可能な範囲まで被覆されている。

[0034]

これにより、本実施の形態1のQFP6では、各インナリード1bのワイヤ接続面1fにおいて、テープ部材5の外側箇所の銀めっき7が被覆された領域にワイヤ4が接続されている。

[0035]

なお、QFP6では、テープ部材5上に種々の大きさの半導体チップ2を搭載することが可能であり、図15に示すような範囲で様々の大きさの半導体チップ2を搭載することができる。


[0036]

そこで、図1が搭載可能な最小のサイズの半導体チップ2を搭載した場合であり、また、図2が搭載可能な最大のサイズの半導体チップ2を搭載した場合である。

[0037]

このように、本実施の形態1のQFP6では、様々のサイズの半導体チップ2 を搭載することが可能であり、図14に示すリードフレーム1の汎用性を高めて いる。

[0038]



[0039]

図3および図4は、図1のテープ部材5に換えてヒートスプレッダ5dを設けた構造のQFP6を示すものであり、ヒートスプレッダ5dを設けたことにより、放熱性を高めるものである。

[0040]

なお、図3に示すQFP6では、ヒートスプレッダ5dの表裏両面に接着層5aを設けてこの接着層5aを介してインナリード1bとヒートスプレッダ5dとが接着されており、また、半導体チップ2は、銀ペースト8を介して固定されている。

[0041]

これに対して、図4に示すQFP6では、銀ペースト8などのダイボンディング材を使用せず、ヒートスプレッダ5dに設けられた接着層5aを介して半導体チップ2を固定している。すなわち、ヒートスプレッダ5dの一方の面に設けられた接着層5aを介してインナリード1bとヒートスプレッダ5dとが接着され、さらに、他方の面に設けられた接着層5aを介して半導体チップ2が固定されている。

[0042]


また、図5は、各インナリード1bや各アウタリード1cの切断面を除く表面 にパラジウムめっき9が被覆されたQFP6である。

[0043]

また、図6は、図2に示すQFP6において半導体チップ2がテープ部材5より迫り出して搭載されている構造を示すものである。すなわち、テープ部材5がインナリード1bの上側に配置されているため、テープ部材5のさらに上に搭載する半導体チップ2はテープ部材5より大きくても搭載可能となり、テープ部材5より主面2bの大きな半導体チップ2を搭載した構造を示すものである。

[0044]

次に、本実施の形態1のQFP6の製造方法を、それに用いられるリードフレ



[0045]

まず、図7に示すようなフレーム体1 a を準備する。

[0046]

このフレーム体1 a は、薄板状の金属部材であり、搭載される半導体チップ2のパッド2 a 列に対応して配置された複数のインナリード1 b と、これと一体に形成された複数のアウタリード1 c と、複数のインナリード1 b の先端部を相互に一体に連結する第1の連結部1 d と、第1の連結部1 d によって連結されたインナリード1 b を除き、かつ少なくともQFP 6 の角部に配置されたインナリード1 b (コーナリード1 g)を含む他の複数のインナリード1 b を相互に一体に連結するとともに第1の連結部1 d より内側に配置された第2の連結部1 e とを有している。

[0047]

すなわち、複数のインナリード1 b およびアウタリード1 c に加えて、半導体チップ2の1辺に対応した複数のインナリード1 b の先端部を連結する第1の連結部1 d と、第1の連結部1 d より内側のパッケージのほぼ中央において、角部に配置された4本のインナリード1 b であるコーナリード1 g を連結する第2の連結部1 e とを有している。

[0048]


なお、フレーム体1 a は、例えば、銅などによって形成されており、各インナリード1 b のワイヤ接続面1 f においては、それぞれの先端部からワイヤ4との接続が行われる箇所までの領域に銀めっき7が被覆されている。その際、第1の連結部1 d にも銀めっき7が被覆されている。

[0049]

また、図8に示すように、フレーム体1 aのワイヤ接続面1 f と反対側の面(この面を以降、裏面1 k という)には、図7に示すような銀めっき7は被覆されていない。

[0050]

その後、図9に示すように、複数のインナリード1bのワイヤ接続面1fに対



[0051]

すなわち、インナリード1bのワイヤ接続面1fの先端部、第1の連結部1d および第2の連結部1eにテープ部材5を貼り付ける。

[0052]

その際、例えば、テープ部材5に予め設けられた接着層5aを介してフレーム体1aにテープ部材5を貼り付ける。なお、フレーム体1aをその裏面1k側から眺めた構造が図10に示すものである。

[0053]

その後、複数のインナリード1 b の先端部に沿って第1の連結部1 d を切断するとともに、第2の連結部1 e を切断する。

[0054]

このようにフレーム体1 a にテープ部材5を貼り付けた後に各インナリード1 b の先端の切断を行うことにより、リードフレームの製造工程において、リード 先端が曲がってリードピッチがずれてワイヤボンディングに悪影響を及ぼし、その結果、リードフレーム製造工程での歩留りが低下するという不具合の発生を防ぐことができる。


[0055]

なお、第1の連結部1dに係わる切断と第2の連結部1eに係わる切断とを分けて行う。ここでは、図11に示すように、まず、図10に示す第1の連結部1dを切断し、この第1の連結部1dをフレーム体1aから除去して4つの第1貫通孔5eを形成することによって、図12に示すようにそれぞれのインナリード1bの先端部での独立化を図る。

[0056]

続いて、図13に示すように、図12に示す第2の連結部1eを切断し、この第2の連結部1eをフレーム体1aから除去して第2貫通孔5fを形成することによって、図14に示すようにそれぞれのコーナリード1gの独立化を図る。

[0057]



[0058]

本実施の形態1のリードフレーム1では、4つの角部に配置されたコーナリード1gがテープ部材5の中央近くまで延在しているため、テープ吊り部5gの強度を高めることができるとともに、テープ部材5全体の剛性を高めることができる。これにより、第2の連結部1eの切断時などにおけるテープ部材5のうねりの発生を防ぐことができ、リードフレーム1の製造における歩留り向上を図ることができる。

[0059]

これにより、テープ部材5の素材が柔らかなものであっても歩留りを低下させることなくリードフレーム1の製造を行うことができる。

[0060]

その後、テープ部材5のインナリード1bとの接合面5cと反対側の面に半導体チップ2を搭載するダイボンディングを行う。

[0061]

その際、図1あるいは図2に示すように、例えば、テープ部材5上に銀ペースト8を塗布し、この銀ペースト8によって半導体チップ2を固定する。

[0062]

その後、半導体チップ2のパッド2aとこれに対応するインナリード1bとをワイヤ4によって接続するワイヤボンディングを行う。

[0063]

ここでは、ワイヤ4とインナリード1bとのワイヤ接続すなわち2ndボンディングにおいて、図1に示すようにインナリード1bのワイヤ接続面1fのテープ部材5の外側箇所の銀めっき7形成箇所とワイヤ4とを接続する。

[0064]

その際、本実施の形態1の半導体装置の製造方法では、各インナリード1bの



ワイヤ接続面1 f 側にテープ部材5が貼り付けられており、各インナリード1 b の上側にテープ部材5が配置されているため、ワイヤボンディング時に各インナリード1 b をボンディングステージ上に直接配置することができる。

[0065]

これにより、ワイヤボンディングの際に超音波や熱を各インナリード1 b に対して十分に付与することができる。

[0066]

その結果、2ndボンディングを確実に行うことができ、2ndボンディングの不良の発生を低減できる。

[0067]

これにより、QFP6の製造における歩留りを向上できる。

[0068]

なお、各インナリード1 bをボンディングステージ上に直接配置して2 n d ボンディングを確実に行うことができるため、テープ部材5 に、比較的柔らかなアクリル系、ポリイミド系、エポキシ系、ゴム系等の接着材などの接着層5 a が形成されていてもよく、この場合であっても2 n d ボンディングを確実に行うことができる。アクリル系接着材は、安価であるため、リードフレーム1のコストを低減できる。

[0069]

ワイヤボンディング終了後、半導体チップ2および複数のワイヤ4を封止用樹脂を用いて樹脂封止して封止部3を形成する。

[0070]

その後、複数のアウタリード1cそれぞれを切断してリードフレーム1から分離するとともに、アウタリード1cを曲げ成形してQFP6の組み立てを終了する。

[0071]

なお、図15は、図13に示すリードフレーム1における最小チップ搭載エリア17と最大チップ搭載エリア18を示したものであり、さらに、図16は最小の半導体チップ2を搭載してワイヤボンディングを行った構造を示しており、図



17は最大の半導体チップ2を搭載してワイヤボンディングを行った構造を示している。

[0072]

このように本実施の形態1で用いられるリードフレーム1は、種々の大きさの 半導体チップ2が搭載可能であり、リードフレーム1の汎用性を高めることが可 能である。

[0073]

また、インナリード1 bの上側にテープ部材5が配置されるため、図6のQFP6に示すように、テープ部材5より迫り出させて、テープ部材5よりも大きな半導体チップ2を搭載することも可能となり、さらにリードフレーム1の汎用性を高めることができる。

[0074]

次に、図18~図25に示す本実施の形態1の変形例のリードフレームの製造 方法について説明する。

[0075]

図18、図19は変形例のフレーム体1aを示すものであり、第2の連結部1eによって連結されるインナリード1bの数を8本に増やしたものである。角部に配置された4本のインナリード1b(コーナリード1g)に加えて、これらとそれぞれ45°の回転した位置の4本のインナリード1bを連結しているものであり、合計8本のインナリード1bが第2の連結部1eによって連結されている

[0076]

また、第1の連結部1dは、角部と角部の間の中央付近に配置されたインナリード1bによってその両側に分割された構造であり、合計8つの第1の連結部1dが形成されている。

[0077]

なお、インナリード1bのワイヤ接続面1f側には図7と同様に銀めっき7が 被覆されている。

[00.78]



[0079]

さらに、図22は第1の連結部1dを切断して8つの第1貫通孔5eを形成した状態であり、図23はその裏面図である。

[0080]

また、図24は第2の連結部1eを切断して1つの第2貫通孔5fを形成して リードフレーム1を組み立てた状態であり、図25はその裏面図である。

[0081]

なお、図24に示すリードフレーム1においても、図21に示す第1の連結部 1 d と第2の連結部1 e を同時に切断してもよいし、また、どちらか一方を先に 切断し、その後他方を切断してもよい。

[0082]

また、図26~図27は、チップ搭載可能範囲とそのワイヤボンディング状態を示したものである。図26は、図24に示すリードフレーム1における最小チップ搭載エリア17と最大チップ搭載エリア18を示したものであり、さらに、図27は最小の半導体チップ2を搭載してワイヤボンディングを行った構造を示しており、図28は最大の半導体チップ2を搭載してワイヤボンディングを行った構造を示している。

[0083]

このように図24に示す変形例のリードフレーム1であっても、種々の大きさの半導体チップ2が搭載可能であり、リードフレーム1の汎用性を高めることが可能である。


[0084]

さらに、4本のコーナリード1gを含む合計8本のインナリード1bが、テープ部材5の中央付近まで延在しているため、さらにテープ部材5の剛性を高めることができる。

[0085]

次に、図29~図31に示す変形例のリードフレーム1について説明する。

[0086]



[0087]

すなわち、4つの角部に設けられたコーナリード1gが、コーナリード1g同 士は連結せずにそれぞれ隣接した第1の連結部1dと第2の連結部1eを介して 連結しており、その際、第2の連結部1eが第1の連結部1dより内側中央寄り にコの字状に延在して配置されている。

[0088]

図29に示すフレーム体1aを用いて、図30に示すように、複数のインナリード1bのワイヤ接続面側の先端部、第1の連結部1dおよび第2の連結部1eと、テープ部材5との貼り付けを行う。

[0089]


前記貼り付け後、複数のインナリード1bの先端部に沿って第1の連結部1dを切断してフレーム体1aから第1の連結部1dを除去し、これによって、図31に示す4つの第1貫通孔5eが形成されてリードフレーム1が製造される。

[0090]

すなわち、図30に示すフレーム体1aにおいて4つの第1の連結部1dを切り落とすことによってコーナリード1gを含む複数のインナリード1bそれぞれがそれらの先端側において図31に示すように分離されたことになる。

[0091]

その後、図13に示すリードフレーム1を用いた組み立てと同様に、図31に示す変形例のリードフレーム1を用いてテープ部材5のチップ支持面側(各インナリード1bが配置された面と反対側)に半導体チップ2を搭載し、ワイヤボンディング、樹脂封止およびアウタリード1cの切断成形を行って本実施の形態1



[0092]

なお、図31に示す変形例のリードフレーム1の製造では、第1の連結部1dの切断のみを行い、第2の連結部1eの切断は行わないため、連結部切断の工程を簡略化することができ、リードフレーム1の製造工程の簡略化を図ることができる。

[0093]

また、図31に示す変形例のリードフレーム1は、テープ吊り部5gの強度を 高める事はできるが、第2の連結部1eの内側中央付近への延在量が比較的少な いため、ガラエポ系樹脂などからなる高強度のテープ部材5を使用する場合に有 効である。

[0094]

次に、図32~図34に示す本実施の形態1のリードフレームの製造方法の変 形例について説明する。

[0095]


図32は、リードフレーム1の製造で第1の連結部1dや第2の連結部1eを打ち抜く際に、その打ち抜き方向を示したものであり、複数のインナリード1bの先端部が第1の連結部1dによって相互に一体に形成されたフレーム体1aを準備し、これにテープ部材5を貼り付けた後、ダイ13上にフレーム体1aを配置し、その後、打ち抜き用のパンチ12を用いて複数のインナリード1bの先端部に沿って第1の連結部1dをチップ搭載側の面から打ち抜き、切断して、フレーム体1aから第1の連結部1dを除去する。

[0096]

これにより、図33に示すように切断バリ14をフレーム体1aまたはテープ 部材5のチップ搭載側の面と反対側の面に突出させることができ、ダイボンディング時にテープ部材5と半導体チップ2の間に切断バリ14が入り込むなどの悪影響の発生を防ぐことができる。

[0097]

さらに、打ち抜き後、図33に示すようにブロック15などを用いてインナリ



[0098]

また、図34は、予め熱可塑性の接着層5aが形成されたテープ部材5を用いて、このテープ部材5をフレーム体1aに貼り付けるものであり、インナリード1bとテープ部材5の接合および半導体チップ2とテープ部材5の接合を熱可塑性の接着層5aを介して行う。このようなリードフレーム1を用いて組み立てられたQFP6が図4の変形例に示すものである。

[0099]

テープ部材 5 に予め熱可塑性の接着層 5 a が形成されていることにより、ダイボンド材が不要になるため、コストの低減化とダイボンディング工程の簡略化を図ることができる。

[0100]

なお、この場合のテープ部材 5 の基材は、例えば、耐熱性の高いポリイミド樹脂などからなる。

[0101]

また、図34に示すようなテープ部材5に予め熱可塑性の接着層5aが形成されたリードフレーム1を用いてダイボンディングを行う際には、複数のインナリード1bの先端部を専用治具などによって固定してダイボンディングすることが好ましい。

[0102]

これは、ダイボンディング時に、熱によって熱可塑性の接着材が柔らかくなって、各インナリード1bが動いてリード位置が変わるなどの不具合の発生を防ぐためである。

[0103]

また、ダイボンディング時に、例えば、レーザなどを用いてテープ部材5におけるチップ搭載領域のみを局所的に加熱してダイボンディングすることが好ましい。



これによって、各インナリード1bの先端部付近は加熱せずに済むため、各インナリード1bが動いてリード位置が変わるなどの不具合の発生を防ぐことができる。

[0105]

また、予め全面にパラジウムめっき9(図5参照)が被覆されたフレーム体1 aを用いてリードフレーム1を製造し、このリードフレーム1を用いてQFP6 の組み立てを行ってもよい。

[0106]

全面にパラジウムめっき9が被覆されたリードフレーム1を用いてQFP6を 組み立てることにより、パラジウムは銅などに比較してインナリード固定用の接 着材との接着力が高いため、図32に示すパンチ12による打ち抜きを行う際に も打ち抜き時のテープ部材5とインナリード1bの剥がれが発生しにくい。

[0107]

さらに、全面にパラジウムめっき9が被覆されていることにより、銀めっき7や外装めっきが不要となり、また、銅などに比較してパラジウムは融点が高いため、耐熱性の向上を図ることができる。これにより、Pbフリー化を図った実装を実現できる。


[0108]

なお、予め全面にパラジウムめっき9が被覆されたリードフレーム1を用いて 組み立てられたQFP6が、図5に示すものである。ただし、組み立て後のQF P6では、アウタリード1cやインナリード1bの切断面にはパラジウムめっき 9が被覆されていないことは言うまでもない。

[0109]

(実施の形態2)

図35は本発明の実施の形態2の半導体装置(QFP)において最小サイズのチップ搭載構造の一例を示す断面図、図36は本発明の実施の形態2の半導体装置(QFP)において最大サイズのチップ搭載構造の一例を示す断面図、図37は本発明の実施の形態2の変形例のQFPの構造を示す断面図、図38は図35



[0110]

図35、図36および図37に示す本実施の形態2の半導体装置は、実施の形態1のQFP6と同様に、テープ部材5上に半導体チップ2が搭載される多ピンのQFP16であるが、実施の形態1のQFP6と異なる点は、テープ部材5のインナリード1bとの接合面5cと同一の面に半導体チップ2が搭載されていることである。すなわち、テープ部材5はインナリード1bの下側に貼り付けられ、このテープ部材5の上に半導体チップ2が搭載されている。

[0111]

さらに、電源やグラウンドの強化(安定化)を図るための共通リード(バスバーリード)であるバーリードを有していることである。

[0112]

したがって、本実施の形態2のQFP16は、多ピンで、かつ電源やグラウンドの強化を図る場合に有効な構造のものであるが、外部端子として封止部3から



露出させる電源やグラウンドの端子数を増加させずに電源やグラウンドの強化 (安定化)を図るものである。

[0113]

まず、図35に示すQFP16は、図38に示すように、インナリード1b群の内側に配置されたリング状の共通リードである第1バーリード1hと、この第1バーリード1hに連結され、かつ4つの角部に配置されたコーナリード1gと、第1バーリード1hと各インナリード1bの先端との間に形成された第1貫通孔5eとを有しており、テープ部材5の上に最小の搭載可能サイズに対応した最小の大きさの半導体チップ2を搭載した構造のものである。

[0114]

そこで、図35に示すQFP16では、ワイヤ4による接続は、半導体チップ2の各パッド2aとこれに対応するそれぞれのインナリード1bとの間で行われ、さらに半導体チップ2のグラウンド/電源のパッド2aと第1バーリード1hとの間でも行われている。

[0115]

また、図36は図35に示すQFP16において、最大の搭載可能サイズに対応した最大の大きさの半導体チップ2を搭載した構造のものである。

[0116]

さらに、図37に示すQFP16では、ワイヤ4による接続は、半導体チップ2の各パッド2aとこれに対応するそれぞれのインナリード1bとの間で行われ、かつ半導体チップ2のグラウンドまたは電源のパッド2aと第1バーリード1hとの間でも行われ、さらに第1バーリード1hとインナリード1bとの間でも行われている。

[0117]

したがって、半導体チップ2のグラウンドまたは電源のパッド2aが共通リードである第1バーリード1hを介して共通のグラウンドまたは電源端子と接続され、さらに第1バーリード1hが4本のコーナリード1gを介して外部の実装基板などと接続される。

[0118]



次に、本実施の形態2のQFP16の製造方法とそれに用いられるリードフレーム1の製造方法について説明する。

[0119]

まず、図38に示すようなフレーム体1aを準備する。

[0120]

このフレーム体1 a は、搭載される半導体チップ2のパッド2 a 列にほぼ対応して配置された複数のインナリード1 b と、これと一体に形成された複数のアウタリード1 c と、複数のインナリード1 b の先端部を相互に一体に連結する連結部1 j と、連結部1 j で連結された複数のインナリード群に隣接して角部に配置された他の4本のコーナリード1 g を相互に一体に連結するとともに、連結部1 j より内側に配置されたリング状の第1バーリード1 h とを有している。

[0121]

すなわち、複数のインナリード1 b およびアウタリード1 c に加えて、半導体チップ2の1辺に対応した複数のインナリード1 b の先端部を連結する連結部1 j と、連結部1 j より内側に配置され、かつ角部に配置された4本のインナリード1 b であるコーナリード1 g を連結するリング状の第1 バーリード1 h とを有している。

[0122]

なお、フレーム体1 aには、4本のコーナリード1 gを含む各インナリード1 bのワイヤ接続面1 f において、それぞれの先端部からワイヤ接続が行われる箇所までの領域に銀めっき7が被覆されている。その際、連結部1 j と第1バーリード1 hにも銀めっき7が被覆されている。

[0123]

また、図39に示すように、フレーム体1aの裏面1kには、図38に示すような銀めっき7は被覆されていない。

[0124]

その後、図40に示すように、複数のインナリード1bの先端部、連結部1j および第1バーリード1bのそれぞれの裏面1kと、テープ部材5とを貼り付け る。なお、テープ部材貼り付け後、フレーム体1aをその裏面1k側から眺めた



構造が図41に示すものである。

[0125]

その後、複数のインナリード1bの先端部に沿って連結部1jを切断してフレーム体1aから連結部1jを除去し、図42に示すような4つの第1貫通孔5eを形成する。

[0126]

これによって、図42および図43に示すようなリードフレーム1の製造となる。

[0127]

本実施の形態2のリードフレーム1では、4つの第1貫通孔5eのそれぞれ内側に共通リードである第1バーリード1hが配置されるため、テープ部材5のチップ搭載領域の剛性を高めることができるとともに、4つの角部に配置されたコーナリード1gがリング状の第1バーリード1hによって一体に連結されるため、共通リードであるバーリードの強度を向上できる。

[0128]

これによって、テープ部材5のうねりの発生を防ぐことができ、リードフレーム1の製造における歩留り向上を図ることができる。

[0129]

その後、テープ部材5のインナリード1bとの接合面5cと同一の面に半導体 チップ2を搭載するダイボンディングを行う。

[0130]

その際、図35に示すように、例えば、銀ペースト8によって半導体チップ2 を固定する。

[0131]

その後、半導体チップ2のパッド2aとこれに対応するインナリード1bとを ワイヤ4によって接続するワイヤボンディングを行う。

[0132]

ここでは、ワイヤ4とインナリード1bとのワイヤ接続すなわち2ndボンディングにおいて、図38に示すようにインナリード1bのワイヤ接続面1fの銀



めっき7形成箇所とワイヤ4とを接続する。

[0133]

ワイヤボンディング終了後、半導体チップ2および複数のワイヤ4を封止用樹脂を用いて樹脂封止して対止部3を形成する。

[0134]

その後、複数のアウタリード1cそれぞれを切断してリードフレーム1から分離するとともに、アウタリード1cを曲げ成形してQFP16の組み立てを終了する。

[0135]

なお、図44は、図42に示すリードフレーム1における最小チップ搭載エリア17と最大チップ搭載エリア18を示したものであり、さらに、図45は最小の半導体チップ2を搭載してワイヤボンディングを行った構造を示しており、図46は最大の半導体チップ2を搭載してワイヤボンディングを行った構造を示している。

[0136]

このように本実施の形態2で用いられるリードフレーム1においても、種々の 大きさの半導体チップ2が搭載可能であり、リードフレーム1の汎用性を高める ことが可能である。

[0137]

なお、図42に示すリードフレーム1では、4つのコーナリード1gがリング 状の第1バーリード1hと一体に連結しているため、この第1バーリード1hを 1つの共通電源または1つの共通グラウンドとして使用することになる。

[0138]

本実施の形態2のQFP16によれば、外部端子として封止部3から露出させる電源やグラウンドの端子数を差程増加させることなく電源やグラウンドの強化を図ることができる。

[0139]

例えば、公知例の特開平9-252072号公報に記載された図8に示す例の 場合、電源やグラウンドのバスライン50である共通リードを、四角形の半導体



チップの各辺に対応して設けた場合に、前記共通リードと連結して外部に露出するリードを設けるために、インナリード8本分のスペースが必要になり、インナリード先端幅を細くした事による多ピン化、もしくはワイヤ長さの短縮の目的に対して阻害要因となってしまう。

[0140]

本実施の形態2の図42に示すリードフレーム1を用いて組み立てられたQF P16の場合、電源やグラウンドの共通リードとして外部に露出する外部端子を 4本設けることになり、電源やグラウンドの共通リードとしての外部端子を4本 少なくすることができるとともに、インナリード1bの先端を配置する領域がよ り多く確保できるために、インナリード先端を半導体チップ2のより近くに配置 する事が可能となる。

[0141]

また、第1バーリード1hが枠状に形成されているために、テープ部材5全体 の剛性を高めることができる。

[0142]

また、外部に露出する外部端子の全体の数を同数とすると、本実施の形態2のQFP16の場合、公知例と比較して4本多く信号用の端子として使用することができ、したがって、本実施の形態2のQFP16は、多ピンのパッケージに非常に有効である。

[0143]

次に、本実施の形態2の変形例のリードフレーム1について説明する。

[0144]

図47に示す変形例のリードフレーム1は、図42に示すリードフレーム1のピン数を減らしたものであり、その他の構造は図42と同様である。

[0145]

また、図48に示す変形例のリードフレーム1は、第1バーリード1hの外側に共通リードとなる第2バーリード1iが設けられている場合である。すなわち、図38に示す連結部1jと第1バーリード1hとの間に両端がインナリード1bと連結された第2バーリード1iを有するフレーム体1aを用いて半導体装置

の製造を行うものであり、テープ部材5を貼り付けた後、連結部1jを切断して除去する際に、1列に並んだ複数のインナリード1bのうち第2バーリード1i の両端と連結したインナリード1bの第2バーリード1iとの連結が残り、かつその内側に配置された複数のインナリード1bと連結部1jの連結が無くなるように連結部1jを切断し、フレーム体1aから連結部1jを除去して4つの第1費通孔5eを形成してリードフレーム1を製造するものである。

[0146]

図48に示す変形例のリードフレーム1では、2種類の共通リードが設けられているため、2つの共通電源または2つの共通グラウンド、あるいは1つずつ両者の組み合わせとして共通リードを使用することができる。したがって、多ピンの半導体装置に有効である。

[0147]

図49に示す変形例のリードフレーム1は、テープ部材5上に連結部1jを残すものであり、テープ部材5とフレーム体1aとを貼り付けた後、連結部1jを 切断するのではなく、連結部1jと連結された複数のインナリード1bの先端部 を連結部1jに沿ってこの連結部1jがテープ部材5上に残留するように切断する。

[0148]

これによって、図50に示すように、半導体チップ2のパッド2a(図35参照)と連結部1jとのワイヤ接続、および連結部1jとインナリード1bとのワイヤ接続をいずれの位置に対しても行うことが可能になるため、ワイヤ4の配置やパッド2aの配置の自由度が増えるとともに、多ピンの半導体装置において有効活用ができる。

[0149]

次に、図51と図52は、本実施の形態2の他の変形例のリードフレーム1を 用いた際のチップ上のパッド2aとインナリード1bの結線の対応関係と、共通 リード使用状況の一例を示したものであり、図51と図52においてパッド番号 (1次側)が(1)・・であり、リード番号(2次側)が1・・・100である 。さらに、図52に示す2次側のリード番号において、網がけ番号のリードが電



源もしくはグラウンドとして使用されているものである。

[0150]

図52に示すように2次側を共通リードとして多数設けることが可能なため、 多ピン化に有効である。

[0151]

次に、図54に示す構造は、本実施の形態2の図35における、インナリード 1b上におけるワイヤ4の接続位置、および半導体チップ2上におけるパッド2 aの配置を千鳥状にした場合の変形例に関する図であり、また、図55に示す構 造は、図54に示す前記変形例における一部を拡大した平面図である。

[0152]

近年、インナリード上および半導体チップ上のワイヤ4をボンディングする位置を千鳥状に配置し、かつ内側のワイヤ4のループ高さよりも、外側のワイヤ4のループ高さを高くすることによって、ワイヤ同士の間隔、およびワイヤ4をボンディングする位置同士の間隔を確保することで、ワイヤ同士の接触もしくはワイヤ4とワイヤボンディング用治具との接触による不良を防止する技術について、本発明者が検討を行っている。

[0153]

このようにワイヤ4をボンディングする位置を千鳥状に配置する場合においては、ワイヤ4をボンディングする位置を直線状に並べる場合に比較して、外側のループを形成するワイヤ4の長さが長くなってしまうという現象が生じる。

[0154]

長いループ形状を持つワイヤ4はトランスファーモールディング法における樹脂封止工程時に、ワイヤ4の変形を生じやすく、ワイヤ同士の接触による不良を防ぐのが難しくなる。

[0155]

そこで、ワイヤボンディング位置を千鳥状に配置する場合には、テープ部材 5 上に接着層 5 a を介してインナリード 1 b の先端を固定する本変形例に記載の構成を採用する事が有効である。つまり、本変形例においては、インナリード 1 b の先端がテープ部材 5 上に固定されているために、より微細なピッチでインナリ



ード1 b の先端を配置する事が可能となり、あらかじめ決められた本数のインナリード1 b の先端を、小さな半導体チップ2 の外周のより近くに配置する事が可能となり、インナリード1 b の先端を遠くに配置した場合に比較して、ワイヤ4の長さを短く抑える事ができる。そしてこの事によって、内側と外側のワイヤループを有する半導体装置においても、トランスファーモールディング法を採用した樹脂封止工程時におけるワイヤ4 の変形を有効に防止する事ができる。

[0156]

本変形例においては、インナリード1b上のワイヤ4をボンディングする部分および半導体チップ2上におけるパッド2aの何れもが千鳥状に配置された場合について記載したが、前記の発明はこのような場合に限られる事無く、インナリード1b上のワイヤ4をボンディングする部分もしくは半導体チップ2上におけるワイヤ4をボンディングする部分の何れか一方のみが千鳥状に配置された場合においても、インナリード1bの先端をテープ基板5上に固定し、インナリード1b先端ピッチの微細化を進める事で、ワイヤループ長さを小さくする効果を得る場合にも適用する事ができるものである。

[0157]

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

[0158]

例えば、前記実施の形態 1 、 2 では、半導体装置としてQFP 6 、 1 6 を取り上げて説明したが、前記半導体装置としては、リードフレームを用いて組み立てられるものであれば、図 5 3 の変形例に示すようなQFN (Quad Flat Non-leaded Package) 1 0 などであってもよい。

[0159]

QFN10は、小型の半導体パッケージであり、封止部3に埋め込まれたインナリード1bの一部が被接続部1mとして封止部3の裏面3aに露出しており、この被接続部1mを半田11と接続する構造のものである。

[0160]



このような小型のQFN10に対しても前記実施の形態1,2の半導体装置の 製造方法を適用することができる。

[0161]

【発明の効果】

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

[0162]

テープ部材のワイヤ接続面に半導体チップを搭載し、半導体チップの表面電極とインナリードのワイヤ接続面のテープ部材の外側箇所とをワイヤによって接続することにより、ワイヤボンディング時にインナリードをボンディングステージ上に直接配置することができ、超音波や熱をインナリードに対して十分に付与することができる。その結果、2ndボンディングを確実に行うことができる。

【図面の簡単な説明】

【図1】

本発明の実施の形態1の半導体装置(QFP)において最小サイズのチップ搭載構造の一例を示す断面図である。

【図2】

本発明の実施の形態1の半導体装置(QFP)において最大サイズのチップ搭載構造の一例を示す断面図である。

【図3】

本発明の実施の形態1の変形例のQFPの構造を示す断面図である。

【図4】

本発明の実施の形態1の変形例のQFPの構造を示す断面図である。

【図5】

本発明の実施の形態1の変形例のQFPの構造を示す断面図である。

【図6】

本発明の実施の形態1の変形例のQFPの構造を示す断面図である。

【図7】

図1に示すQFPの組み立てに用いられるリードフレームのフレーム体の構造



の一例を示す部分平面図である。

【図8】

図7に示すフレーム体の裏面図である。

【図9】

図7に示すフレーム体にテープ部材を貼り付けて製造されたリードフレームの 構造を示す部分平面図である。

【図10】

図9に示すリードフレームの裏面図である。

【図11】

図9に示すリードフレームの第1の連結部切断後の構造を示す部分平面図である。

【図12】

図11に示すリードフレームの裏面図である。

【図13】

図9に示すリードフレームの第2の連結部切断後の構造を示す部分平面図である。

【図14】

図13に示すリードフレームの裏面図である。

【図15】

図13に示すリードフレームの搭載可能最小チップサイズと最大チップサイズ を示す部分平面図である。

【図16】

図13に示すリードフレームに最小サイズの半導体チップを搭載した際のワイヤボンディング後の構造の一例を示す部分平面図である。

【図17】

図13に示すリードフレームに最大サイズの半導体チップを搭載した際のワイヤボンディング後の構造の一例を示す部分平面図である。

【図18】

本発明の実施の形態1の変形例のリードフレームのフレーム体の構造を示す部

分平面図である。

【図19】

図18に示すフレーム体の裏面図である。

【図20】

図18に示すフレーム体にテープ部材を貼り付けて製造されたリードフレーム の構造を示す部分平面図である。

【図21】

図20に示すリードフレームの裏面図である。

【図22】

図20に示すリードフレームの第1の連結部切断後の構造を示す部分平面図である。

【図23】

図22に示すリードフレームの裏面図である。

【図24】

図20に示すリードフレームの第2の連結部切断後の構造を示す部分平面図である。

【図25】

図24に示すリードフレームの裏面図である。

【図26】

図24に示すリードフレームの搭載可能最小チップサイズと最大チップサイズ を示す部分平面図である。

【図27】

図24に示すリードフレームに最小サイズの半導体チップを搭載した際のワイヤボンディング後の構造の一例を示す部分平面図である。

【図28】

図24に示すリードフレームに最大サイズの半導体チップを搭載した際のワイヤボンディング後の構造の一例を示す部分平面図である。

【図29】

本発明の実施の形態1の変形例のリードフレームのフレーム体の構造を示す部

分平面図である。

【図30】

図29に示すフレーム体にテープ部材を貼り付けて製造されたリードフレーム の構造を示す部分裏面図である。

【図31】

図30に示すリードフレームの第1の連結部切断後の構造を示す部分裏面図である。

【図32】

図13に示すリードフレームを製造する際のパンチを用いた打ち抜き方法の一 例を示す部分側面図である。

【図33】

図32に示す打ち抜き後のコイニング方法の一例を示す部分側面図である。

【図34】

本発明の実施の形態1の変形例のリードフレームの構造を示す部分断面図である。

【図35】

本発明の実施の形態2の半導体装置(QFP)において最小サイズのチップ搭載構造の一例を示す断面図である。

【図36】

本発明の実施の形態2の半導体装置(QFP)において最大サイズのチップ搭載構造の一例を示す断面図である。

【図37】

本発明の実施の形態2の変形例のQFPの構造を示す断面図である。


【図38】

図35に示すQFPの組み立てに用いられるリードフレームのフレーム体の構造の一例を示す部分平面図である。

【図39】

図38に示すフレーム体の裏面図である。

【図40】



【図41】

図40に示すリードフレームの裏面図である。

【図42】

図40に示すリードフレームにおける連結部切断後の構造を示す部分平面図である。

【図43】

図42に示すリードフレームの裏面図である。

【図44】

図42に示すリードフレームの搭載可能最小チップサイズと最大チップサイズを示す部分平面図である。

【図45】

図42に示すリードフレームに最小サイズの半導体チップを搭載した際のワイヤボンディング後の構造の一例を示す部分平面図である。

【図46】

図42に示すリードフレームに最大サイズの半導体チップを搭載した際のワイヤボンディング後の構造の一例を示す部分平面図である。

【図47】

本発明の実施の形態 2 における変形例のリードフレームの構造を示す部分平面 図である。

【図48】

本発明の実施の形態 2 における変形例のリードフレームの構造を示す部分平面 図である。

【図49】

本発明の実施の形態 2 における変形例のリードフレームの構造を示す部分平面 図である。

【図50】

図49に示すリードフレームのワイヤボンディング状態の一例を示す部分平面

図である。

【図51】

本発明の実施の形態 2 における変形例のリードフレームの構造を示す部分平面 図である。

【図52】

図51に示すリードフレームを用いた際の結線状態の一例を示す結線対応図で ある。

【図53】

本発明の他の実施の形態の半導体装置(QFN)の構造の一例を示す断面図である。

【図54】

本発明の実施の形態2の変形例のQFPの構造を示す断面図である。

【図55】


図54に示すQFPのワイヤリング状態の一例を示す拡大部分平面図である。

【符号の説明】

- 1 リードフレーム
- 1 a フレーム体
- 1 b インナリード
 - 1 c アウタリード
 - 1 d 第1の連結部 .
 - 1 e 第2の連結部
 - 1f ワイヤ接続面(主面)
- 1g コーナリード
- 1h 第1バーリード
- 1 i 第2バーリード
- 1 j 連結部
- 1 k 裏面
- 1 m 被接続部
 - 2 半導体チップ




- 2 a パッド (表面電極)
- 2 b 主面
- 2 c 裏面
 - 3 封止部
- 3 a 裏面
 - 4 ワイヤ
 - 5 テープ部材
- 5 a 接着層
- 5 b チップ支持面(反対側の面)
- 5 c 接合面
- 5 d ヒートスプレッダ
- 5e 第1貫通孔
- 5 f 第 2 貫通孔
- 5g テープ吊り部
 - 6 QFP (半導体装置)
 - 7 銀めっき
 - 8 銀ペースト
 - 9 パラジウムめっき
- 10 QFN (半導体装置)
- 11 半田
- 12 パンチ
- 13 ダイ
- 14 切断バリ
- 15 ブロック
- 16 QFP(半導体装置)
- 17 最小チップ搭載エリア
- 18 最大チップ搭載エリア



【図1】

図 1




1f:ワイヤ接続面(主面) 2:半導体チップ 2a:パッド(表面電極) 3:封止部 4:ワイヤ

5a:接着層 5b:チップ支持面(反対側の面) 5c:接合面 6:QFP(半導体装置)




【図2】

2 2



【図3】


Ø 3



5d:ヒートスプレッダ


【図4】

図 4



【図5】


図 5




9:パラジウムめっき

【図6】


図 6




【図7】




[図8]




【図9】




[図10]




【図11】




【図12】



【図13】




【図14】




【図15】


図 15




【図16】




【図17】



【図18】



【図19】



【図20】

20








図 21




【図22】







【図23】



【図24】




[図25]




【図26】

26




【図27】




【図28】






【図29】






【図30】

図 30




【図31】






Ø 32




【図33】




【図34】

Ø 34






[図35]




出証特2003-3048312

【図36】







【図37】




[図38]
















【図41】.



【図42】









【図44】


図 44




【図45】




【図46】




【図47】




【図48】



【図49】








【図51】

2 51






【図52】

図

												_								_	$\overline{}$
結線		•	•	•	_											_					
		•	•	•	_											-	•				
嬔	2次側	33	34	32	86	55	98	28	38	39	9	86	82	41	42	43	44	45	3 5	31	
結線	1次側	(40)	(41)	(42)	(43)	4	87.	(45)	(46)	(47)	(48)	(49)	(20)	(51)	(25)	(23)	(54)	(55)	(95)	(57)	(89)
鑅	2次側	84	17	18	61	92	21	22	23	5	388	272	92	7.7	38	29	30	88	33	31	32
結線	1次側	(21)	83	(22)	(23)	(24)	(25)	(79)	(27)	(28)	(53)	8	(31)	(32)	(33)	(34)	(35)	(36)	(37)	(38)	(3)
数 数	2次側	324	2	3	4	5	9	5	Sent	7	∞	6	22	=		Seeist .	12	13	4	15	16
	1次側	ε	(2)	ව	€	(S)	9	6	⊚	6	9	3	(12)	3	(14)	(3)	(16)	(17)	(18)	65)	වි

【図53】


Ø 53



10:QFN(半導体装置)




【図54】





【図55】

Ø 55







【要約】

【課題】 2ndボンディングを確実に行って歩留りの向上を図る。

【解決手段】 複数のインナリード1 b の先端部が第1の連結部によって相互に一体に形成されたフレーム体1 a の複数のインナリード1 b の先端部にテープ部材5を貼り付けた後、複数のインナリード1 b の先端部に沿って前記第1の連結部を切断してフレーム体1 a から前記第1の連結部を除去してリードフレーム1を製造し、その後テープ部材5に半導体チップを搭載し、前記半導体チップの表面電極とインナリード1 b のワイヤ接続面のテープ部材5の外側箇所とをワイヤによって接続し、樹脂封止した後、複数のアウタリード1 c を切断してQFPを組み立てることにより、ワイヤボンディング時にインナリード1 b をボンディングステージ上に直接配置することができ、超音波や熱をインナリード1 b に対して十分に付与できる。その結果、2 n d ボンディングを確実に行うことができる

【選択図】 図14



出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所



出願人履歴情報

識別番号

[000233169]

1. 変更年月日 1998年 4月 3日

[変更理由] 名称変更

住 所 東京都小平市上水本町5丁目22番1号

氏 名 株式会社日立超エル・エス・アイ・システムズ